Нужна ваша помощь в настройки регистров, не работает не ЦАП не АЦП.
Какие должны быть настройки на вкладке clock_control, если проект 96kHz?
На стандартных настройках PLL CTRL1 - 4, а CLK GEN1 - 1/6, тогда на LR 288kHz а на BC 18.4 MHz
По логике должен быть CLK GEN1 1/3, но тогда такое ощущение...